BEST AVAILABLE COPY

PCT/JP03/16593

日本国特許庁 JAPAN PATENT OFFICE

24.12.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年12月25日

REC'D 19 FEB 2004

P(

WIPO

出 願 番 号 Application Number:

特願2002-374168

[ST. 10/C]:

[JP2002-374168]

出 願 人 Applicant(s):

株式会社ルネサステクノロジ

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年 2月 5日

今井康



ページ: 1/E

【書類名】

特許願

【整理番号】

H02011771

【提出日】

平成14年12月25日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/04

【発明者】

【住所又は居所】

東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日

立製作所 中央研究所内

【氏名】

宇佐美 光雄

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

. 【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 第1の乱数及びその他の情報を記憶するメモリと、

前記メモリのアドレスを示すメモリアドレスカウンタとを有し、

前記メモリ内の前記第1の乱数を前記メモリアドレスカウンタにセットし、前記第1の乱数の数値に従って、時間差をもって前記メモリ内の情報を非接触で送出することを特徴とする半導体装置。

【請求項2】 第1の乱数及びその他の情報を記憶するメモリを有する半導体装置であって、

複数の前記半導体装置が外部からのクロックに同期して動作し、前記半導体装置の外部にある受信装置において、複数の前記半導体装置の動作が検出されたとき、前記第1の乱数の数値に従って、それぞれの前記半導体装置が時間差をもって前記メモリ内の情報を非接触で送出することを特徴とする半導体装置。

【請求項3】 請求項2記載の半導体装置であって、

前記メモリは、さらに、第2の乱数を記憶し、前記受信装置において、複数の 前記半導体装置の前記第1の乱数が同一であることが検出されたとき、前記第2 の乱数の数値に従って、それぞれの前記半導体装置が時間差をもって前記メモリ 内の情報を送出することを特徴とする半導体装置。

【請求項4】 請求項2記載の半導体装置であって、

前記メモリは、さらに、エラー検出コードを記憶し、複数の前記半導体装置が外部からのクロックに同期して動作するとき、複数の前記半導体装置から前記エラー検出コードが送出されて、前記受信装置において、前記エラー検出コードが論理的和で受信されて、前記半導体装置が単数の場合では出現しないエラー検出コードであることを認識して、複数の前記半導体装置の動作が検出されることを特徴とする半導体装置。

【請求項5】 第1の乱数及びその他の情報を記憶するメモリと、

前記第1の乱数と同じビット数のカウンタとを有し、

前記メモリ内の前記第1の乱数を前記カウンタにセットし、外部からのクロッ

クにより前記カウンタの内容を変化させて、前記カウンタの内容が特定のコード に達したときに前記メモリ内の情報を非接触で送出することを特徴とする半導体 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に関し、特にICタグなどに用いられる輻輳制御機能付きICチップの構成に適用して有効な技術に関する。

[0002]

【従来の技術】

[0003]

まず、ICタグが受信装置からの送信要求に対して、そのICタグの中に持つ認識番号を1ビットずつ送信する。受信装置は、受信した認識番号の1ビットをICタグへ返送する。そして、ICタグは、返送された1ビットと送信した1ビットとを比較して、等しければ次の1ビットを送信し、異なれば他のICタグが存在していることになるので、送信を停止する。そして、すべてのビットを送信して、受信装置が正常に認識番号を受信したことの連絡を受けると、そのICタグはそれ以降の応答をすべて終了する。このシーケンスを繰り返すことによって複数のICタグが存在しても個別に認識することが可能となる。

[0004]

【特許文献1】

特表平10-021691号公報(第1頁の要約など)

[0005]

【発明が解決しようとする課題】

ところで、前記のようなICタグなどの輻輳を制御する技術について、本発明

者が検討した結果、以下のようなことが明らかとなった。

[0006]

例えば、前記の方法では、複数のICタグを識別するために複雑な論理回路を必要とする。なぜならば、ICタグは、認識番号の複数ビットを連続して送信することはしないで、1ビット単位に受信装置との送受信を繰り返すため、複雑なコマンドを必要とし、動作ステージ数が多く、複雑なフリップフロップを必要とし、送受信の切り替えを複雑に制御する必要があり、メモリアドレスカウンタに複雑な制御を必要とし、データの比較回路を必要とするからである。

[0007]

この論理回路の複雑性によって、半導体装置のサイズが大きくなり、このことは、半導体装置のコスト上昇を招くことになり、ICタグの普及を阻害する要因ともなる。

[0008]

そこで、本発明の目的は、ICタグなどに実装されるICチップなどにおいて、輻輳制御機能を簡単な論理で構成し、小さいサイズの輻輳制御機能付き半導体装置を提供するものである。

[0009]

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

[0010]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

[0011]

前記の課題を解決する第1の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置のメモリアドレスカウンタには当該第1の乱数を時間差制御のためにセットされることを特徴とする半導体装置とすることである。

[0012]

前記の課題を解決する第2の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、当該半導体装置の外部にある受信装置において、当該複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。

[0013]

前記の課題を解決する第3の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、当該半導体装置の外部にある受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出して、さらに当該受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。

[0014]

前記の課題を解決する第4の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該メモリはさらにエラー検出コードを記憶し、複数の半導体装置が外部のクロックに同期して動作するとき、当該複数の半導体装置から当該エラー検出コードも送出されて、受信装置において、当該エラー検出コードは論理的和で受信されて、単数の場合では出現しないエラー検出コードであることを認識して、受信装置において複数の半導体装置が動作していることを検出することを特徴とする半導体装置とすることである。

[0015]

前記の課題を解決する第5の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、半導体装置内に第1の乱数と同じビット数のカウンタを持ち、第1の乱数を当該カウンタにセットして、外部からのクロックによりカウンタを変化させて、当該カウンタの内容が特定のコードに達したときに当該半導体装置内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。

[0016]

前記の課題を解決する第6の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置の外部から搬送波信号がLレベルからHレベルに一定時間継続し、その後、いったんLレベルに落ちて、一定時間経過後に再びHレベルとなった時に最初のクロックと認識することを特徴とする半導体装置とすることである。

[0017]

前記の課題を解決する第7の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第1の乱数の数値をセットしてカウント動作することと兼用することを特徴とする半導体装置とすることである。

[0018]

前記の課題を解決する第8の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体チップが時間差をもって当

6/

該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第2の乱数の数値をセットしてカウント動作することと兼用することを特徴とする半導体装置とすることである。

[0019]

前記の課題を解決する第9の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該の第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第2の乱数の数値をセットしてカウント動作することと兼用とする半導体装置において、当該第2の乱数の数値をセットするための信号は、外部からの最後のクロック信号がHレベルからLレベルに変わった後に特定の変調期間が存在して、当該一定時間後に搬送波が初期の搬送波の振幅に戻るタイミングを得ることにより実現することを特徴とする半導体装置とすることである。

[0020]

前記の課題を解決する第10の手段は、非接触で情報を送出する複数の半導体 装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記 憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動 作して、受信装置において、複数の半導体装置が動作していることを検出したと き、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当 該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第2の乱数の数値をセットしてカウント動作することと兼用とする半導体装置において、当該半導体装置内には、当該カウンタがメモリのアドレスを示すカウンタとして使用されていることを示すフリップフロップが存在することを特徴とする半導体装置とすることである。

[0021]

よって、前記の半導体装置によれば、シンプルな回路構成で輻輳制御機能を実現することが可能となる。そして、小さいサイズすなわち0.5mm角以下のサイズで輻輳制御が可能な半導体装置を構成することが可能となる。

[0022]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。

[0023]

(実施の形態1)

図1は本発明の実施の形態1である半導体装置の構成を示すブロック図である。 -

[0024]

まず、図1により、本実施の形態1の半導体装置の構成の一例を説明する。本 実施の形態1の半導体装置は、例えば、ICチップ12とされ、メモリアドレス カウンタ13、アンテナ14、整流回路15、メモリ16、第1のフリップフロ ップ18などから構成されている。

[0025]

メモリ16内には、第1の乱数11、認識番号17などの情報があらかじめ書

き込まれている。

[0026]

メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すカウンタであり、第1の乱数11と同じビット数を持つ。

[0027]

次に、図1により、本実施の形態1の半導体装置の動作を説明する。まず、アンテナ14が外部からの電磁波を受けて、整流回路15において直流電圧が生成される。

[0028]

そして、第1のフリップフロップ18は、初期状態として"H"にセットされ、このとき、メモリ16内の第1の乱数11が、メモリアドレスカウンタ13にセットされる。

[0029]

次に、外部にある受信装置からのクロックを受信して、メモリアドレスカウン タ13はカウントアップ又はカウントダウンを行う。

[0030]

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、"0")に達した時、第1のフリップフロップ18が"L"にセットされ、認識番号17などのメモリ16内の情報が、整流回路15及びアンテナ14を介して外部の受信装置へ送信される。

[0031]

すなわち、第1の乱数11の数値に従って、時間差をもって、認識番号17などのメモリ16内の情報がICチップ12から送出されることとなる。

[0032]

また、非接触で情報を送出するICチップ12が複数個存在する場合、当該複数のICチップ12が外部からのクロックに同期して同時に動作する。この場合は、それぞれのICチップ12のメモリ16の中には、あらかじめ、第1の乱数11が無作為に書き込まれているので、当該第1の乱数11の数値に従って、それぞれのICチップ12が時間差をもって当該ICチップ12のメモリ16内の

情報を送出する。

[0033]

また、メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すと ともに、第1の乱数11の数値をセットしてカウント動作することと兼用してい るので、シンプルな回路構成で輻輳制御を行うことが可能となる。

[0034]

次に、第1のフリップフロップ18の機能を簡単に説明する。前記の動作を実現するには、メモリ16内にある第1の乱数11をいったんメモリアドレスカウンタ13にセットするステージが必要である。これは、第1のフリップフロップ18の出力が"H"のときにセットされる。メモリアドレスカウンタ13にセットされた第1の乱数11が、受信装置からのクロックにより、カウントアップ又はカウントダウンして"0"になったときに、第1のフリップフロップ18の出力が"L"にセットされ、メモリアドレスに従って認識番号17などのメモり16内の情報が送出される。

[0035]

(実施の形態2)

図2は本発明の実施の形態2である半導体装置の構成を示すブロック図である。

[0036]

図2に示すように、本実施の形態2の半導体装置は、例えば、ICチップ12 とされ、前記実施の形態1の半導体装置に、さらに第2のフリップフロップ21 を設け、メモリ16内の情報として第2の乱数22を追加したものである。

[0037]

次に、図2により、本実施の形態2の半導体装置の動作を説明する。まず、前 記実施の形態1と同様にして、外部からの電磁波を受けて、整流回路15におい て直流電圧が生成され、メモリ16内の第1の乱数11が、メモリアドレスカウ ンタ13にセットされ、メモリアドレスカウンタ13はカウントアップ又はカウ ントダウンする。

[0038]

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、"0")に達した時、第1のフリップフロップ18が"L"にセットされ、認識番号17などのメモリ16内の情報が、整流回路15及びアンテナ14を介して送信される。

[0039]

そして、複数のICチップ12が外部からのクロックに同期して同時に動作し、ICチップ12の外部にある受信装置において、複数のICチップ12が存在して動作することを検出して、第1の乱数11の数値に従って、それぞれのICチップ12が時間差をもってICチップ12内にあるメモリ16内の情報を送出した後、さらに、当該受信装置において、複数のICチップ12が同一の第1の乱数11を所有することを検出したときは、第2のフリップフロップ21が"H"にセットされる。

[0040]

すると、第2の乱数22がメモリアドレスカウンタ13にセットされ、カウントアップ又はカウントダウンが行われる。

[0041]

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、"0")に達した時、認識番号17などのメモリ16内の情報が、整流回路15及びアンテナ14を介して送信される。

[0042]

よって、第1の乱数11の数値に従って、時間差をもって、認識番号17などのメモリ16内の情報が送出された後、さらに、受信装置において、複数のICチップ12が同一の第1の乱数11を所有することを検出したとき、第2の乱数22の数値に従って、それぞれのICチップ12が時間差をもって、認識番号17などのメモリ16内の情報を送出することとなる。

[0043]

また、メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すと ともに、第2の乱数22の数値をセットしてカウント動作することと兼用してい る。

[0044]

次に、第2のフリップフロップ21の機能を簡単に説明する。前記の動作を実現するには、メモリ16内にある第2の乱数22をいったんメモリアドレスカウンタ13にセットするステージが必要である。これは第2のフリップフロップ21の出力が"H"のときにセットされる。メモリアドレスカウンタ13にセットされた第2の乱数22が、受信装置からのクロックにより、カウントアップ又はカウントダウンして"0"となったときに、第2のフリップフロップ21の出力が"L"にセットされ、メモリアドレスに従って認識番号17などのメモリ16内の情報が送出される。

[0045]

第1の乱数11と第2の乱数22をもつ理由は輻輳制御の離散確率による。第1の乱数11や第2の乱数22はメモリデータの送出するタイミングを決定していることと、あらかじめICチップ12の製造時に使用者によりアットランダムに書き込まれるため、有限ビット長となる。

[0046]

したがって、ある確率で同じ乱数が衝突することは原理的に避けることが出来ない。衝突しているかどうかはエラー検出コードが乱れるために受信装置で検出することが可能である。

[0047]

したがって、このとき受信装置側からモード切り替えの変調信号をICチップ 12に送信することによって、各ICチップ12が持っている第2の乱数22に よって再度メモリデータを送出する。第1の乱数11と第2の乱数22が全く同 じで衝突する確率は一般に0ではないが、極めて小さくなる。

[0048]

(実施の形態3)

本発明の実施の形態3は、例えば、ICチップを実装したICタグとされ、前 記実施の形態1又は2である半導体装置(ICチップ12)のメモリ16内の情 報として、さらに、エラー検出コードを追加したものである。

[0049]

図3は、本実施の形態3において、半導体装置の受信信号を示す信号波形図で ある。

[0050]

図3により、本実施の形態3の半導体装置の動作を説明する。まず、ICチップ12において、外部からの信号が受信されると、キャリア変調信号31は、図3のようにキャリアがない"L"レベルからキャリアがある"H"レベルに変更される。そして、"H"レベルに一定時間継続し、その後、いったん"L"レベルに落ちて、一定時間経過後に再び"H"レベルとなった時に最初のクロック信号32と認識される。

[0051]

このあと連続的に、クロック信号が受信装置のアンテナからICチップ12を含むICタグに与えられる。このクロック信号により、すべてのICタグは所定のメモリ16の内容を送出する。

[0052]

このとき、所定のビットを受信装置が受信して、エラー検出コードを確認して、エラーがあると、複数のICタグがあるか、本当にエラーになったかのどちらかであるので、そのまま受信装置はクロック信号を送出し続ける。

[0053]

各ICタグは、自分のメモリ16内の第1の乱数11を自分のメモリアドレスカウンタ13にセットして、第1の乱数11に従って、クロック信号によりカウントアップ又はカウントダウンを進めていく。メモリアドレスカウンタ13が"0"となったときに自分のメモリ16の内容をクロック信号により送出する。

[0054]

さらに、受信装置は、所定のビットを受信して、エラー検出コードを確認する。エラーがあると、複数のICタグがあるか、又は本当にエラーになったかのどちらかであるので、受信装置が所定のクロックをICタグに送信した後、モード切り替え変調信号33を送信する。

[0055]

これによって、各ICタグは各ICタグの中のメモリ16内にある第2の乱数

22を自分のメモリアドレスカウンタ13にセットして、クロック信号によりカウントアップ又はカウントダウンを進めていく。メモリアドレスカウンタ13が "0"となったときに、自分のメモリ16内の情報をクロック信号により送出する。

[0056]

以上のように、非接触で情報を送出するICチップ12の中に、あらかじめ書き込まれた第1の乱数11と第1の乱数11以外の情報を記憶するメモリ16を持ち、第1の乱数11の数値に従って、時間差をもってメモリ16内の情報を送出するICチップ12において、第1の乱数11以外にはエラー検出コードを持ち、複数のICチップ12が外部のクロックにより、同時に動作するとき、エラー検出コードも複数のICチップ12から同時に送出されて、受信装置において、当該エラー検出コードは論理的和で受信されて、単数の場合では出現しないエラー検出コードであることを認識して、受信装置において複数のICチップ12が動作していることを検出する。

[0057]

また、非接触で情報を送出する複数のICチップ12の中に、あらかじめ書き込まれた第1の乱数11及び第2の乱数22と第1の乱数11及び第2の乱数22以外の情報を記憶するメモリ16をもち、複数のICチップ12が外部からのクロックに同期して同時に動作して、受信装置において、複数のICチップ12が存在して動作することを検出したとき、第1の乱数11の数値に従って、それぞれのICチップ12が時間差をもってICチップ12内にあるメモリ16内の情報を送出して、さらに受信装置において、複数のICチップ12が同一の第1の乱数11を所有することを検出したとき、ICチップ12の第2の乱数22の数値に従って、それぞれのICチップ12が時間差をもってICチップ12内にあるメモリ16内の情報を送出するICチップ12において、ICチップ12の中には、メモリ16のビットアドレスを示すメモリアドレスカウンタ13を保持して、メモリアドレスカウンタ13は第2の乱数22の数値をセットしてカウント動作することと兼用とするICチップ12であって、第2の乱数22の数値をセットするための信号は、外部からの最後のクロック信号が"H"レベルから"

L"レベルに変わった後に特定の変調期間(キャリア変調信号31)が存在して、当該一定時間後に搬送波が初期の搬送波の振幅に戻るタイミングを得ることによりICチップ12内のメモリ16内の情報を送出する。

[0058]

このことにより簡潔な論理で、輻輳制御を行うことが可能となる。

[0059]

(実施の形態4)

図4は本発明の実施の形態4において、複数のICタグが存在する場合の輻輳 制御の方法を示す説明図である。

[0060]

図4により、複数のICタグが存在する場合の輻輳制御の方法を説明する。図4には、第1のICタグ41と第2のICタグ42と第3のICタグ43と第4のICタグ44と第5のICタグ45が存在している。

[0061]

これらのICタグに向けて、受信装置アンテナ47から電磁波46が放射されている状態にある。受信装置48はこの電磁波46を制御することが可能である

[0062]

第1のICタグ41と第2のICタグ42と第3のICタグ43と第4のIC タグ44と第5のICタグ45には、前記実施の形態1~3記載のICチップ1 2が実装されている。各ICチップには、前記実施の形態1~3で述べた乱数が 組み込まれている。

[0063]

各ICタグからのデータは、個別に受信装置48で読み取ることが可能である。受信装置48で読み取られたデータは、その中のグループごとに乱数と乱数のエラー検出コードがチェックされて、雑音などにより正常に読み取りが行われたかどうか正確にチェックされる。エラーチェックの方法はあらかじめアルゴリズムが明確な暗号系であってもよく、また、サイクリックリダンダンシチェックコードであってもよい。

[0064]

また、この例では5つのICタグが存在することになっているが、5つである必要はなく、最大1,000から10,000個のICタグが存在してもよい。

[0065]

(実施の形態5)

図 5 (a) \sim (c) は前記実施の形態 $1\sim3$ 記載の半導体装置 (I C チップ 1 2) を実装した I C タグを示す構成図である。

[0066]

[0067]

図5(a)はタグシート51の上において、ICチップ12に第1のストレートアンテナ52と第2のストレートアンテナ53が接続されている。また、タグシート51にはインデクス54が付けられている。

[0068]

また、図5(b)はタグシート51の上において、ICチップ12に第1の変形アンテナ55と第2の変形アンテナ56が接続されている。また、タグシート51にはインデクス54が付けられている。

[0069]

また、図5(c)はタグシート51の上において、ICチップ12に第3の変形アンテナ57と第2の変形アンテナ56が接続されている。また、タグシート51にはインデクス54が付けられている。

[0070]

これらのタグシート51、インデクス54及びICチップ12は位置が共通であるが、アンテナの形状が異なる3種類のICタグが実現されている。

[0071]

なお、それぞれのICチップ12のメモリ16は前記実施の形態1~4で説明

した技術に基づき異なった認識番号を持っている。

[0072]

これらのICタグは、さまざまな商品に貼付されて、それぞれの商品の識別に 使用されるが、複数のICタグが近くに接近する状態が存在する。

[0073]

アンテナ同士が接近すると、アンテナ間で寄生容量が発生してしまい、共振する周波数が小さくなる。これは、共振周波数はアンテナ容量とアンテナインダクタンスの積の平方根の逆数に比例するため、アンテナ容量が寄生容量の追加で大きくなると、共振周波数が小さくなることによる。

[0074]

このため、輻輳制御をするタグシステムでは、受信装置の周波数をホッピング したりする必要が発生する。また、同一形状のアンテナが重なると同一電波エリ アに二つのものが存在することになり、ひとつひとつへのタグのエネルギが低減 してしまい、通信距離の低下を招くことになる。

[0075]

本実施の形態5では、図5(a)と図5(b)と図5(c)のアンテナ同士を重ねても完全にアンテナパターンが一致することがない。そのために、寄生容量の発生が抑えられて、また、電波を獲得するエリアも確保できて、前述の共振周波数の低下と獲得エネルギの低下を抑えることが可能となる。

[0076]


すなわち、ホッピングしたりする工夫が省け、通信距離の低下を大幅に招かない効果が期待できる。

[0077]

ここで示した3種類のアンテナパターンは一例であって、アンテナの形状を組み合わせ的に変えることにより、数多くのパターンを作成することによって、任意の種類のアンテナが重なっても、完全に一致する確率が低減され、輻輳制御を効率良く行うことが可能となる。

[0078]

なお、インデクス54はタグシート51の方向を示すものであって、タグシー



[0079]

前記実施の形態1~3記載の半導体装置について、以上のような実装形態をとることにより、より一層、輻輳制御の効果が発揮される。

[0080]

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0081]

例えば、前記実施の形態においては、非接触で情報を送出するICチップについて説明したが、これに限定されるものではなく、その他の半導体装置についても適用可能であり、特に半導体装置が超小型になるほど本発明の効果は有効である。

[0082]

また、前記実施の形態においては、ICタグへの応用例について説明したが、これに限定されるものではなく、ICカードなどその他の製品についても適用可能である。

[0083]

【発明の効果】

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

[0084]

(1)シンプルな論理回路を構成して輻輳制御用ICタグを実現することが可能となる。

[0085]

(2) コマンドを必要としないので、そのために複雑なデコード回路が不要であり、簡潔に論理を構成することができる。

[0086]

(3)動作ステージに繰り返しが多いため、制御するフリップフロップを少な

くすることができ、簡潔な論理を構成することができる。

[0087]

(4) メモリアドレスカウンタをメモリデータの送出制御と兼用することができ、簡潔に論理を構成することができる。

[0088]

(5)前記(1)~(4)により、小さいサイズすなわち0.5mm角以下のサイズで輻輳制御が可能な半導体装置を構成することが可能となる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1である半導体装置の構成を示すブロック図である。

【図2】

本発明の実施の形態2である半導体装置の構成を示すブロック図である。

【図3】

本発明の実施の形態3において、半導体装置の受信信号を示す信号波形図である。

【図4】

本発明の実施の形態4において、複数のICタグが存在する場合の輻輳制御の 方法を示す説明図である。

【図5】

(a) \sim (c) は本発明の実施の形態 5 において、本発明の実施の形態 $1\sim3$ の半導体装置を実装した I C 夕 グ を示す構成図である。

【符号の説明】

- 11 第1の乱数
- 12 ICチップ
- 13 メモリアドレスカウンタ
- 14 アンテナ
- 15 整流回路
- 16 メモリ
- 17 認識番号


- 18 第1のフリップフロップ
- 21 第2のフリップフロップ
- 22 第2の乱数
- 31 キャリア変調信号
- 32 最初のクロック信号
- 33 モード切り替え変調信号
- 41 第1のICタグ
- 42 第2のICタグ
- 43 第3のICタグ
- 44 第4のICタグ
- 45 第5のICタグ
- 4 6 電磁波
- 47 受信装置アンテナ
- 48 受信装置
- 51 タグシート
- 52 第1のストレートアンテナ
- 53 第2のストレートアンテナ
- 54 インデクス
- 55 第1の変形アンテナ
- 56 第2の変形アンテナ
- 57 第3の変形アンテナ

【書類名】


図面

【図1】


図 1




【図2】




【図3】





【図4】



【図5】







【書類名】

要約書

【要約】

【課題】 I C タグなどに実装される I C チップなどにおいて、輻輳制御機能を 簡単な論理で構成し、小さいサイズの輻輳制御機能付き半導体装置を提供する。

【解決手段】 第1の乱数11と第1の乱数11以外(認識番号17など)の情報を記憶するメモリ16を持ち、第1の乱数11の数値に従って、時間差をもってメモリ16内の情報を非接触で送出するICチップ12であって、ICチップ12のメモリアドレスカウンタ13に第1の乱数11を時間差制御のためにセットすることにより、メモリアドレスカウンタ13をメモリデータの送出制御と兼用することができ、簡潔に論理を構成することができる。以上のことによって小さいサイズすなわち0.5mm角以下のサイズで輻輳制御が可能な半導体装置を構成することが可能となる。

【選択図】

図 1

ページ: 1/E

【書類名】

出願人名義変更届(一般承継)

【あて先】

特許庁長官 殿

【事件の表示】

【出願番号】

特願2002-374168

【承継人】

【識別番号】

503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】 筒井 大和

【提出物件の目録】

【包括委任状番号】 0308729

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4月11日付け

提出の会社分割による特許権移転登録申請書を援用

する

【物件名】

権利の承継を証明する承継証明書 1

【援用の表示】

特願平4-71767号 同日提出の出願人名

義変更届(一般承継)を援用する

【プルーフの要否】 要

ページ: 1/E

認定・付加情報

特許出願の番号

特願2002-374168

受付番号

50301194907

書類名

出願人名義変更届 (一般承継)

担当官

神田 美恵

7397 .

作成日

平成15年 9月 3日

<認定情報・付加情報>

【提出日】

平成15年 7月18日

特願2002-374168

出願人履歴情報

識別番号

[000005108]

1. 変更年月日 [変更理由]

住 所 氏 名 1990年 8月31日

新規登録

東京都千代田区神田駿河台4丁目6番地

株式会社日立製作所



出願人履歴情報

識別番号

[503121103]

1. 変更年月日 [変更理由]

更理由]住 所氏 名

2003年 4月 1日 新祖 23

新規登録

東京都千代田区丸の内二丁目4番1号

株式会社ルネサステクノロジ

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.